

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-174127

(43)Date of publication of application : 23.06.2000

(51)Int.Cl. H01L 21/768  
 C23F 1/00  
 H01L 21/28  
 H01L 21/312  
 H01L 21/3205

(21)Application number : 10-350853 (71)Applicant : FUJI ELECTRIC CO LTD


(22)Date of filing : 10.12.1998 (72)Inventor : SAKAI KAZUYOSHI

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To improve the adhesion of a wiring metal film to a polyimide layer of a semiconductor device having a multilayer wiring structure.

SOLUTION: A gate oxide film 2, a gate polysilicon 3, an oxide film 4, a first wiring metal film 5a and a polyimide layer insulation film 6 are deposited on a Si substrate 1, respectively, and a second wiring metal film 7a is formed on the surface after forming a pattern (step A-1). The second wiring metal film 7a is etched with a photoresist 8 to form a bump electrode pattern on this metal film 7a, thus forming a second wiring metal film 7 (step A-2). The photoresist 8 is removed by immersing in an organic amine-based stripper 9 after forming the second wiring metal film 7 (step A-3). The Si substrate 100 is put in a bake furnace and heat-treated at 200°C for 1 hr. This heat treatment suppresses the swelling action of the polyimide layer 6 and improves the adhesion of the second wiring metal film 7 to the polyimide layer 6 within the circles 10.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's  
decision of rejection][Kind of final disposal of application  
other than the examiner's decision of  
rejection or application converted  
registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's  
decision of rejection]

[Date of requesting appeal against  
examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-174127

(P2000-174127A)

(43) 公開日 平成12年6月23日 (2000.6.23)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テマコード* (参考)
H 0 1 L 21/768		H 0 1 L 21/90	S 4 K 0 5 7
C 2 3 F 1/00	1 0 4	C 2 3 F 1/00	1 0 4 4 M 1 0 4
H 0 1 L 21/28		H 0 1 L 21/28	B 5 F 0 3 3
21/312		21/312	B 5 F 0 5 8
21/3205		21/88	T

審査請求 未請求 請求項の数 4 O L (全 8 頁) 最終頁に続く

(21) 出願番号 特願平10-350853

(22) 出願日 平成10年12月10日 (1998. 12. 10)

(71) 出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72) 発明者 坂井 一喜

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74) 代理人 100088339

弁理士 篠部 正治


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】多層配線構造を有する半導体装置において、配線金属膜とポリイミド層との密着性の向上を図る。

【解決手段】シリコン基板1上にゲート酸化膜2、ゲートポリシリコン3、酸化膜4、第1配線金属膜5aおよび層間絶縁膜であるポリイミド層6をそれぞれ成膜し、パターン形成した後、表面に第2配線金属膜7aを形成し(工程A-1)、第2配線金属膜7a上にパンプ電極のパターン形成のため、フォトレジスト8を基に、第2配線金属膜7aのエッチングを行ない、第2配線金属膜7を形成し(工程A-2)、第2配線金属膜7を形成後、有機アミン系の剥離液9に浸漬し、フォトレジスト8を除去し(工程A-3)、シリコン基板100をベーク炉に入れて、200℃、1時間熱処理する(工程A-4)。この熱処理で、ポリイミド層6の膨潤作用を抑え、第2配線金属膜7とポリイミド層6の円内10の密着性の向上を図る。



## 【特許請求の範囲】

【請求項1】ポリイミドを層間絶縁膜として用いた、多層配線構造を有する半導体装置の製造方法において、第1配線金属膜上にポリイミド層を選択的に形成する工程と、該ポリイミド層上に金属膜を形成する工程と、該金属膜上にフォトレジスト膜を被覆する工程と、該フォトレジスト膜を選択的に除去し、パターニングする工程と、該パターニングされたフォトレジスト膜をマスクとして、前記金属膜を除去し、第2配線金属膜を形成する工程と、前記フォトレジスト膜を有機剥離液で除去した後、熱処理する工程とを含むことを特徴する半導体装置の製造方法。

【請求項2】前記熱処理の温度が150℃ないし300℃であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】ポリイミドを層間絶縁膜として用いた、多層配線構造を有する半導体装置の製造方法において、第1配線金属膜上に第1ポリイミド層を選択的に形成する工程と、該第1ポリイミド層上に金属膜を形成する工程と、該金属膜上に第1フォトレジスト膜を被覆する工程と、該第1フォトレジスト膜を選択的に除去し、パターニングする工程と、該パターニングされた前記第1フォトレジスト膜をマスクとして、前記金属膜を除去し、第2配線金属膜を形成する工程と、前記フォトレジスト膜を有機剥離液で除去した後、第1熱処理をする工程と、前記第1ポリイミド層上と第2配線金属膜上に第2ポリイミド層を被覆する工程と、該第2ポリイミド層上に第2フォトレジスト膜を被覆する工程と、前記第2配線金属膜上の該第2フォトレジスト膜を選択的に除去し、パターニングする工程と、該パターニングされた第2フォトレジスト膜をマスクとして、前記第2配線金属膜上の前記第2ポリイミド層を除去する工程と、前記第2フォトレジスト膜を有機剥離液で除去した後、第2熱処理をする工程とを含むことを特徴とする半導体装置の製造方法。

【請求項4】前記第1熱処理温度が150℃ないし300℃であることを特徴とする請求項3に記載の半導体装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】この発明は、多層配線構造を有する半導体装置の製造方法に関する。

## 【0002】

【従来の技術】近年、加圧接触方式のパッケージやバンパ電極構造を有する多層配線構造の半導体装置では、膜厚が厚い層間絶縁膜が多層配線間の絶縁性の確保から好ましい。従来、層間絶縁膜としては、CVD法による酸化膜が用いられてきたが、積層膜厚の限界から、3 $\mu$ mを超える場合には、ポリイミドのような塗布方式による成膜が有効である。そのため、加圧接触方式の多層配線

構造を有する半導体装置や耐圧の高い多層配線構造を有する半導体装置の層間絶縁膜などに、ポリイミド膜が広く用いられている。

【0003】図4は、従来のポリイミドを用いた多層配線構造の製造方法で、工程C-1ないし工程C-3は工程順に示した製造工程断面図である。工程C-1において、シリコン基板51上にゲート酸化膜52、ゲートポリシリコン53、CVD法による酸化膜54、A1-Siの第1配線金属膜55aおよび層間絶縁膜であるポリイミド層56をそれぞれ成膜し、パターン形成した後、表面にA1スパッタにより膜厚5 $\mu$ mの第2配線金属膜57aを形成する。

【0004】工程C-2において、工程C-1の第2配線金属膜57a上にバンパ電極（突起電極のこと）のパターン形成のため、フォトレジストの塗布、露光、現像を行い、フォトレジスト58を基に、燐酸と硝酸と酢酸の混合エッチングにより、第2配線金属膜57aのエッチングを行ない、バンパ電極としてのパターニングされた第2配線金属膜57を形成する。

【0005】工程C-3において、第2配線金属膜57を形成後、有機アミン系の剥離液59に浸漬し、工程C-2のフォトレジスト58を除去する。図5および図6は、従来の2層のポリイミドを用いた多層配線構造の製造方法で、工程D-1ないし工程D-6は工程順に示した製造工程断面図である。

【0006】工程D-1において、シリコン基板51上にゲート酸化膜52、ゲートポリシリコン53、CVD法による酸化膜54、A1-Siの第1配線金属膜55aおよび層間絶縁膜である第1ポリイミド層65をそれぞれ成膜し、パターン形成した後、表面にA1スパッタにより膜厚5 $\mu$ mの第2配線金属膜57aを形成する。

【0007】工程D-2において、工程D-1の第2配線金属膜57a上にバンパ電極のパターン形成のため、フォトレジストの塗布、露光、現像を行い、フォトレジスト58を基に、燐酸と硝酸と酢酸の混合エッチングにより、第2配線金属膜57aのエッチングを行ない、パターニングされた第2配線金属膜57を形成する。

【0008】工程D-3において、第2配線金属膜57を形成後、有機アミン系の剥離液59に浸漬し、工程D-2のフォトレジスト58を除去する。ここまでは、図3の工程と同じである。工程D-4において、第2配線金属膜57上と第1ポリイミド層65上に第2ポリイミド層66aを全面に塗布し、硬化させて後、全面にフォトレジスト67aを被覆する。

【0009】工程D-5において、工程D-4のフォトレジスト67aをパターニングし、パターニングされたフォトレジスト67をマスクにして、第2ポリイミド層66aをエッチングし、フォトレジスト67下の第2ポリイミド層66を残す。工程D-6において、工程D-5の第2ポリイミド層66上のフォトレジスト67を有

機アミン系の剥離液59で除去する。

【0010】

【発明が解決しようとする課題】これらの、多層配線構造の製造方法において、つぎのような課題がある。まず、図4の製造方法では、工程C-3のフォトレジスト58を除去する工程で、有機アミン系の剥離液59に浸漬させたときに、第2配線金属膜57とポリイミド層65の界面に有機アミン系の剥離液が浸透し、円内60の第2配線金属膜57と接するポリイミド層56が膨潤し、そのため、円内60の箇所、第2配線金属膜57とポリイミド層65の密着性が低下する。

【0011】図5および図6の製造方法では、この密着性の低下を防止するために、第2ポリイミド層66で第2配線金属膜57の周辺部を押さえ込んだ方法で、図4よりは円内60の密着性は改善されるが、図4の場合のように、第1ポリイミド層65および第2のポリイミド層66の膨潤作用により、第2配線金属膜57と、第1ポリイミド層65および第2ポリイミド層66との密着性は悪い。

【0012】このように、従来の製造方法では、第2配線金属膜57とポリイミド層56、65、66との密着性は悪い。この密着性が悪いと、第2配線金属膜57のはがれやポリイミド層56、65、66のはがれが生じ、半導体装置の信頼性が低下する。この発明の目的は、前記の課題を解決して、配線金属膜とポリイミド層との密着性を向上できる多層配線構造を有する半導体装置の製造方法を提供することにある。

【0013】

【課題を解決するための手段】前記の目的を達成するために、ポリイミドを層間絶縁膜として用いた、多層配線構造を有する半導体装置の製造方法において、第1配線金属膜上にポリイミド層を選択的に形成する工程と、該ポリイミド層上に金属膜を形成する工程と、該金属膜上にフォトレジスト膜を被覆する工程と、該フォトレジスト膜を選択的に除去し、パターンニングする工程と、該パターンニングされたフォトレジスト膜をマスクとして、前記金属膜を除去し、第2配線金属膜を形成する工程と、前記フォトレジスト膜を有機剥離液で除去した後、熱処理する工程とを含む製造工程とする。前記熱処理の温度が150℃ないし300℃であると好ましい。

【0014】ポリイミドを層間絶縁膜として用いた、多層配線構造を有する半導体装置の製造方法において、第1配線金属膜上に第1ポリイミド層を選択的に形成する工程と、該第1ポリイミド層上に金属膜を形成する工程と、該金属膜上に第1フォトレジスト膜を被覆する工程と、該第1フォトレジスト膜を選択的に除去し、パターンニングする工程と、該パターンニングされた前記第1フォトレジスト膜をマスクとして、前記金属膜を除去し、第2配線金属膜を形成する工程と、前記フォトレジスト膜を有機剥離液で除去した後、第1熱処理をする工程と、

前記第1ポリイミド層上と第2配線金属膜上に第2ポリイミド層を被覆する工程と、該第2ポリイミド層上に第2フォトレジスト膜を被覆する工程と、前記第2配線金属膜上の該第2フォトレジスト膜を選択的に除去し、パターンニングする工程と、該パターンニングされた第2フォトレジスト膜をマスクとして、前記第2配線金属膜上の前記第2ポリイミド層を除去する工程と、前記第2フォトレジスト膜を有機剥離液で除去した後、第2熱処理をする工程とを含む製造工程とする。

【0015】前記第1熱処理温度の温度範囲が150℃ないし300℃であると効果的である。

【0016】前記のように、フォトレジストを有機剥離液で除去した後、熱処理工程を追加することで、ポリイミド層の膨潤作用を引き起こす不安定な有機溶剤（有機剥離液に含まれる）を揮発させる。この揮発は水洗などでポリイミド層に吸湿された水分の蒸発とともに行われる。ポリイミド層の膨潤作用を抑えることで、配線金属膜とポリイミド層との密着性を向上させる。

【0017】図7はポリイミド膜の昇温脱離ガスによる水の蒸発を示す図である。図7において、ポリイミド膜中の脱ガス（水： $m/e=18$ ）は100℃を超えた付近から急激に増加しており、高温であるほどポリイミド膜中の水を中心とした不純物（ $m/e=1, 17, 28, 43$ ）揮発が有効に行なえていることが分かる。尚、 $m/e$ は分子量を示し、1はH、17はOH、18は $H_2O$ 、28はCOまたは $C_2H_4$ 、43はCONHの可能性があるが詳細は不明などである。

【0018】

【発明の実施の形態】図1は、この発明の第1実施例の多層配線構造の製造工程で、工程A-1ないし工程A-4は工程順に示した製造工程断面図である。工程A-1において、シリコン基板1上にゲート酸化膜2、ゲートポリシリコン3、CVD法による酸化膜4、Al-Siの第1配線金属膜5aおよび層間絶縁膜であるポリイミド層6をそれぞれ成膜し、パターン形成した後、表面にAlスパッタにより膜厚5 $\mu m$ の第2配線金属膜7aを形成する。

【0019】工程A-2において、工程A-1の第2配線金属膜7a上にバンパ電極のパターン形成のため、全面にフォトレジストの塗布、露光、現像を行い、フォトレジスト8を基に、磷酸と硝酸と酢酸の混合エッチングにより、第2配線金属膜7aのエッチングを行ない、バンパ電極として、パターンニングされた第2配線金属膜7を形成する。

【0020】工程A-3において、第2配線金属膜7を形成後、有機アミン系の剥離液9に浸漬し、工程A-2のフォトレジスト8を除去する。このとき、円内10の第2配線金属膜7とポリイミド層6との界面に有機アミン系の剥離液9が浸透し、この箇所、ポリイミド層6が膨潤作用を起こして、第2配線金属膜7との密着性が低

下する。

【0021】工程A-4において、多層配線されたシリコン基板100をベーク炉11に入れて、200℃、1時間熱処理する。この工程A-4の熱処理で、有機アミン系の剥離液9の有機溶剤をポリイミド層6が吸収した水分と一緒に揮発させる。そのため、従来の製造方法で

発生したポリイミド層6の膨潤作用は抑えられ、第2配線金属膜7とポリイミド層6の円内10の密着性は向上する。表1は、ポリイミド層上の配線金属膜の剥離試験した結果である。

【0022】

【表1】

処理時間 [min]	熱処理温度 [°C]			
	150	200	250	300
15	×	×	×	×
30	×	×	○	○
60	○	○	○	○
90	○	○	○	○

○ : Al-Si膜剥がれなし

× : Al-Si膜剥がれあり

試験方法は、フォトレジスト除去後の熱処理時間と熱処理温度をパラメータとして、剥離試験（ピール試験）を実施する。剥離試験の試料は、1mm□のスパッタで成膜したAlパッド、100個で、使用テープは、厚さ=0.16mm、引き剥し粘着力>500g/10mm幅、剪断接着力>5.0kg/cm<sup>2</sup>である。このテープをAlパッドに貼付け、引っ張って、Alパッドが剥がれるか否かで、剥離の可否を決める。表中の○は剥がれなし、×は剥がれありである。

【0023】この剥離試験結果から、熱処理温度が高いほど、熱処理時間が長いほど密着性が向上する。具体的に試験結果を説明すると、熱処理温度として、150℃から200℃では処理時間が60分以上で合格であり、250℃から300℃では、熱処理時間は30分以上が合格である。また、処理時間が15分では熱処理温度が300℃でも不合格である。このことから、熱処理温度は150℃以上が好ましい。また、熱処理時間は熱処理温度によって変化させる必要がある。熱処理温度の上限値は、ポリイミドの膜質が劣化し始める熱分解温度である。その温度は350℃付近であることが知られており、そのため、余裕をみて、300℃が上限値として好ましい。

【0024】図2および図3は、この発明の第2実施例の多層配線構造の製造工程で、工程B-1ないし工程B-8は工程順に示した製造工程断面図である。工程B-1において、シリコン基板1上にゲート酸化膜2、ゲートポリシリコン3、CVD法による酸化膜4、Al-Siの第1配線金属膜5aおよび層間絶縁膜である第1ポリイミド層15をそれぞれ成膜し、パターン形成した後、表面にAlスパッタにより膜厚5μmの第2配線金属膜7aを形成する。

【0025】工程B-2において、工程B-1の第2配線金属膜7a上にバンパ電極のパターン形成のため、フォトレジストの塗布、露光、現像を行い、フォトレジ

スト8を基に、燐酸と硝酸と酢酸の混合エッチングにより、第2配線金属膜7aのエッチングを行ない、バンパ電極として、パターニングされた第2配線金属膜7を形成する。

【0026】工程B-3において、第2配線金属膜7を形成後、有機アミン系の剥離液9に浸漬し、フォトレジスト8を除去する。図1の工程A-3と同様に、円内10で第1ポリイミド層15が膨潤作用を起こす。工程B-4において、ベーク炉11で、200℃、1時間熱処理する。この熱処理条件は表1の温度と時間の関係で決定してよい。図1の工程A-4と同様に、第2配線金属膜7とポリイミド層6の円内10の密着性は向上する。

【0027】工程B-5において、第2配線金属膜7上に第2ポリイミド層16aを全面に塗布する。工程B-6において、工程B-5の第2ポリイミド層16a上に形成された、パターニングされたフォトレジスト17をマスクにして、第2配線金属膜7上の第2ポリイミド層を除去し、フォトレジスト17下の第2ポリイミド層16を残す。

【0028】工程B-7において、第2ポリイミド層16上の工程B-6のフォトレジスト17を有機アミン系の剥離液9で除去する。工程B-8において、ベーク炉11で、300℃、1時間熱処理する。ここでは第2の熱処理温度を300℃としたが280℃程度以上であればよい。

【0029】前記したように、工程B-4の200℃、1時間の熱処理で、膨潤作用は抑えられ、第2配線金属膜7と第1ポリイミド層15の密着性は向上する。また、第2ポリイミド層16と第2配線金属膜7の密着性も工程B-8の熱処理で向上しする。この第2ポリイミド層16で第2配線金属膜7の円内20の周辺部を押さえ込むことで、第2配線金属膜7は、強固に第1ポリイミド層15および第2ポリイミド層16と固着する。このことにより、第2配線金属膜7と第1および第2ポリ

イミド層15、16との密着性は第1実施例より向上する。

#### 【0030】

【発明の効果】この発明によれば、フォトレジストを除去した後に、熱処理工程を追加することで、配線金属膜とポリイミド層との密着性を向上できる。密着性を向上させることで、配線金属膜やポリイミド層の剥がれが防止され、多層配線構造を有する半導体装置の信頼性を向上できる。

#### 【図面の簡単な説明】

【図1】この発明の第1実施例の多層配線構造の製造工程で、工程A-1ないし工程A-4は工程順に示した製造工程断面図

【図2】この発明の第2実施例の多層配線構造の製造工程で、工程B-1ないし工程B-4は工程順に示した製造工程断面図

【図3】この発明の第2実施例の多層配線構造の製造工程で、図2のつづきで、工程B-5ないし工程B-8は工程順に示した製造工程断面図

【図4】従来のポリイミドを用いた多層配線構造の製造方法で、工程C-1ないし工程C-3は工程順に示した製造工程断面図

【図5】従来の2層のポリイミドを用いた多層配線構造の製造方法で、工程D-1ないし工程D-3は工程順に示した製造工程断面図

【図6】従来の2層のポリイミドを用いた多層配線構造の製造方法で、工程D-4ないし工程D-6は工程順に示した製造工程断面図


【図7】ポリイミド膜の昇温脱離ガスによる水の蒸発を示す図

#### 【符号の説明】


- 1 シリコン基板
- 2 ゲート酸化膜

- 3 ゲートポリシリコン
- 4 酸化膜
- 5a 第1配線金属膜
- 6b 第1配線金属膜
- 7 第2配線金属膜
- 7a 第2配線金属膜
- 8 フォトレジスト
- 9 有機アミノ系の剥離液
- 10 円内
- 11 ベーク炉
- 15 第1ポリイミド層
- 16 第2ポリイミド層
- 16a 第2ポリイミド層
- 17 フォトレジスト
- 20 円内
- 51 シリコン基板
- 52 ゲート酸化膜
- 53 ゲートポリシリコン
- 54 酸化膜
- 55a 第1配線金属膜
- 56b 第1配線金属膜
- 57 第2配線金属膜
- 57a 第2配線金属膜
- 58 フォトレジスト
- 59 有機アミノ系の剥離液
- 60 円内
- 65 第1ポリイミド層
- 66 第2ポリイミド層
- 66b 第2ポリイミド層
- 67 フォトレジスト
- 67a フォトレジスト
- 100 多層配線されたシリコン基板


【図7】



【図1】




【図2】







【図3】




【図4】




【図5】




【図6】



(a) 工程D-4



(b) 工程D-5



(c) 工程D-6

フロントページの続き

(51)Int. Cl.<sup>7</sup>

識別記号

F I

H O 1 L 21/90

テマコード (参考)

A

F ターム (参考) 4K057 WB01 WB20 WE02 WE04 WE12  
WK10 WN01  
4M104 BB01 BB02 BB03 DD06 DD37  
DD64 DD79 EE15 EE18 FF07  
FF21 HH08  
5F033 HH04 HH08 JJ01 KK09 PP15  
QQ08 QQ19 QQ37 QQ74 QQ81  
RR04 RR22 SS11 SS22 TT04  
VV07 WW03 XX14  
5F058 AA08 AB05 AB06 AC02-AG01  
AG03 AH02 AH05